디지털회로 실험 보고서 VIVADO 실습 보고서
2018130037 정재호
전가산기 FADDER
SOURCE
SIMULATUION RESULT
RTL ANALYSIS RESULT
SYNTESIS REUSLT
I/O PLANNING
IMPLEMENTATION RESULT
BIT STREAM GENERATION
3X8 DECODER
